簡單加法器

提交解答
分數： 80 （部分）
時間限制： 1.5s
Verilog12 2.5s
記憶體限制： 128M
Verilog12 256M
題目代碼
題目類型
允許的語言
Verilog

實作一個8位元全加器電路。需要正確處理兩個8位元輸入的加法運算，包括進位處理。

CC0 1.0

評論

目前沒有評論。