Verilog 設計問題：32 位元向量位元組反轉

1. 題目說明 本題要求設計一個名為 TopModule 的 Verilog 模組，實現 32 位元向量的位元組反轉功能。輸入一個 32 位元的向量，輸出位元組順序反轉後的 32 位元向量。

2. 模組介面 (Module Interface)

3. 設計要求與提示

• 模組名稱: 您的設計模組名稱必須為 TopModule。
• 核心邏輯: 需要將輸入的 32 位元向量 in 的四個位元組 (Byte) 順序反轉，并将反轉後的結果賦值給輸出向量 out。例如，輸入 in[31:24] 應對應到輸出 out[7:0]，in[23:16] 對應到 out[15:8]，依此類推。
• 驗證方式: 您的設計將會被測試平台 (Prob004_vector2_test.sv) 進行驗證。

4. 程式設計模板 (Code Template) 為了方便您開始，這裡提供一個符合介面要求的 Verilog 程式碼模板。

module TopModule (
  input [31:0] in,
  output [31:0] out
);

  // 在此處填寫您的程式碼

endmodule